0
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心
发布
  • 发文章

  • 发资料

  • 发帖

  • 提问

  • 发视频

创作活动
SD2017B

SD2017B

  • 厂商:

    SDIC(晶华微)

  • 封装:

    LQFP32_7X7MM

  • 描述:

    低功耗 HART 调制解调器

  • 数据手册
  • 价格&库存
SD2017B 数据手册
SD2017 低功耗 HART 调制解调器 特点 SD2017 使用相位连续的频移键控 FSK 技术,传输速率为 1200 位/秒,采用半双工 通信,符合 HART 协议物理层要求。芯片调 制模式的最大电源电流在 5.5V 电压及外部 3.6864MHz 时钟下为 90μA。 符合 HART 通信协议物理层要求  单芯片半双工 1200b/s 的 FSK 调制解调器  符合 Bell202 标准载波 1200Hz 和 2200Hz  HART 波形整形输出具有额外驱动能力  可接 3.6864MHz 晶振或使用外部时钟源  工作电压 2.7V~5.5V  低功耗,调制模式下最大功耗为 90μA  -55℃至+125℃工作温度范围  32 脚 LQFP 封装  满足 RoHS 环保要求  该 芯 片 管 脚 与 SD2015 、 HT2015 及 A5191HRT 具有兼容性,可直接替代上述三 种产品,只需简化外围电路以及修改部分电 阻电容参数,而无需改动 PCB 板,具体参考 “SD2017 替代 SD2015”段。 描述 订购信息 SD2017 是一款专为实现 HART 协议而 设计的 CMOS 单片调制解调器芯片,用于支 持 HART 协议的现场仪表和控制器中。芯片 只需外加少量无源元件,即可满足 HART 物 理层规范功能要求,包括调制与解调,输入 信号滤波,载波检测和发送信号波形整形等。 封装形式 订货名称 LQFP32 (7mm х 7mm) SD2017B VDD TEST2 TEST1 TEST12 OCD ORXD 32 31 30 29 28 27 26 25 TEST4 TEST3 管脚图和管脚描述 TEST5 1 INRESET 2 IAREF_ENb 3 TEST8 4 TEST9 5 VSS 6 OTXA 7 SDIC XXXXXXX SD2017B ITXD 22 INRTS 21 VDD 20 VSS 9 10 11 12 13 14 15 16 IRXA NC NC OXTL VDDA IXTL 17 VSSA VSSA TEST10 19 18 OCBIAS 8 TEST11 23 NC IAREF 24 图 1. LQFP32 管脚图 晶华微电子 版本 v0.1b http://www.SDICmicro.cn 2017/6 第 1 页 共 8 页 SD2017 表 1. 管脚描述 管脚名称 属性 LQFP 管脚描述 TEST1 - 28 悬空或连接到 VSS。 TEST2 - 29 悬空或连接到 VSS。 TEST3 - 31 悬空或连接到 VSS。 TEST4 - 32 悬空或连接到 VSS。 TEST5 - 1 连接到 VSS。 INRESET 数字输入 2 芯片复位,低电平有效。 基准电压源使能端。低电平状态使能内部 1.5V 基准电压源和缓冲器; IAREF_ENb 数字输入 3 高电平状态禁用内部基准电压源和缓冲器,并需在 REF 引脚上外加 2.5V 外部缓冲基准电压源。 TEST8 - 4 连接到 VSS。 TEST9 - 5 连接到 VSS。 OTXA 模拟输出 7 HART FSK 信号输出端,连接到 4-20 毫安电流环回路。 IAREF 模拟输出 8 内部 1.5V 基准电压输出端,应接 1μF 电容至 VSSA。 NC - 9 悬空或连接到 VSS。 OCBIAS 模拟输出 10 设置偏置电流。 TEST10 - 11 悬空或连接到 VSS。 VDDA 模拟电源 13 模拟电源,应与 VDD 同一电压。 IRXA 模拟输入 14 HART FSK 信号输入端,信号来自 4-20 毫安电流环回路端口。 NC - 15 悬空或连接到 VSS。 NC - 16 悬空或连接到 VSS。 OXTL 模拟输出 17 晶体振荡器输出。 IXTL 模拟输入 18 晶体振荡器输入。 VSS 数字地 6,20 数字地,应与 VSSA 同一电压。 VDD 数字电源 21,30 数字电源,应与 VDDA 同一电压。 INRTS 数字输入 22 发送请求,低电平有效。 ITXD 数字输入 23 待发送数据,即调制器的数据输入端,调制后经 OTXA 发送。 TEST11 - 24 悬空或连接到 VSS。 ORXD 数字输出 25 解调后的 HART 数据,送到外部 UART 接口。 OCD 数字输出 26 载波检测,IRXA 有效时高电平。 TEST12 - 27 悬空或连接到 VSS。 VSSA 模拟地 12,19 版本 v0.1b 2017/6 晶华微电子 http://www.SDICmicro.cn 模拟电路地,应与 VSS 同一电压。 第 2 页 共 8 页 SD2017 功能描述 VDD NC VDDA ITXD INRTS 调制器和 传输波形整形 逻辑控制 ORXD OTXA INRESET OCD 解调器 载波检测 ADC IRXA TEST1~12 IXTL 振荡器 SD2017 OXTL VSS VSSA 电压基准 电流基准 IAREF_ENb IAREF OCBIAS 图 2. 功能框图 图 2 是 SD2017 的 功 能 模 块 框 图 , SD2017 是一款单芯片、低功耗、HART FSK 半双工调制解调器, 符合 HART 物理层要求。 内部集成了用于发送数据的调制器和波形整 形器,用于接收数据的 ADC、解调器及载波 检测电路。另外,还内置基准电压源、晶振 振荡器电路和电流基准模块。 范围之内,容性负载越大,SD2017需要消耗更 多的电流,表3中的功耗规格是基于SD2017的 OTXA驱动4.7nF容性负载的情况。 SD2017 能 够 发 送 或 接 收 1200Hz 和 2200Hz FSK 信号,1200Hz 信号表示数字 “1”,2200Hz 信号表示数字“0”,比特率 为 1200 位/秒。 振荡电路通过外接一个 3.6864MHz 晶 振或时钟源,给整个电路提供时钟基准。 图3. OTXA波形(1200HZ)逻辑1 调制器和传输波形整形 当INRTS信号设为低电平,SD2017处于发 送模式,调制器通过波形整形电路,将ITXD 输入端的非归零制(NRZ)数字信号,进行调制 和波形整形,并转换成一系列1200Hz和2200Hz 符合HART协议要求、相位连续的梯形波,输 出至OTXA引脚,如图3与图4所示。OTXA输 出 的 梯 形 波 摆 幅 为 0.5V~1.0V , 直 流 电 平为 0.75V。 OTXA引脚可以直接对地接容性负载,此 时,驱动纯容性负载时,负载应在4.7nF至68nF 晶华微电子 版本 v0.1b http://www.SDICmicro.cn 2017/6 图4. OTXA波形(2200HZ)逻辑0 如果要驱动带有阻性元件的负载,建议在 OTXA引脚和地之间连接一个22nF电容,而阻 性负载应通过一个2.2μF串联电容进行耦合隔 直。对于低阻抗器件,阻性负载RLOAD范围通常 第 3 页 共 8 页 SD2017 为200Ω至600Ω,具体的连接如图5所示。 SD2017 面根据 OCD 输出是否为高电平而决定是否 在 ORXD 输出解调结果。 只有当IRXA信号大于一定值(典型值为 105mVp-p),被载波检测电路判定为有效后, 才会在ORXD输出接收到的数据。根据HART 协议,在时钟频率为3.6864MHz(±1.0%),IRXA 输入波形对称的条件下,最大解调抖动不会超 过ORXD输出码率一个位元宽度的12%。 2.2µF OTXA RLOAD 22nF 图5. OTXA驱动阻性负载 解调器和载波检测 当INRTS信号设为高电平,SD2017处于接 收模式。HART信号通过外部带通滤波器进行 抗混叠滤波之后到达IRXA,OCD高电平表示 检测到载波有效,解调器接收IRXA的FSK信 号,通过ADC和数字解调器,最终在ORXD上 恢复出原始信号,并在此引脚输出到外部 UART。信号的比特率为1200bps,解调器的解 调波形如图6所示。 当INRTS设为高电平并且载波检测电路中 的数字比较器输出四个连续的脉冲后,OCD才 会变成高电平。只有INRTS保持在高电平,并 且在2.5ms内有下一个脉冲到来,OCD才会维 持在高电平。 当OCD变为低电平后,只有在载波检测数 字比较器再次输出四个连续脉冲后OCD才会 再次变为高电平。 解调接收滤波器 外部带通滤波器配置如图7所示。输入端 包含200 kΩ电阻,将电流限制在足够低水平。 这种情况下,输入端具有很高的瞬态电压保护 能力,即使在要求最苛刻的工业环境中,也无 需额外的保护电路。假设电阻精度选择1%,电 容精度选择10%,构成的滤波器对载波检测影 响仍可忽略。 图6. 解调器信号时序 载波检测电路一方面通过检测 IRXA 信 号幅度是否达到协议要求,以确定载波是否 出现,并在 OCD 上输出判断结果;另一方 C1 300pF R1 200k HART 信号 C2 180pF R3 1.2M C3 1µF R2 1.2M IRXA 16(14) NC 17(15) IAREF 11(8) NC 18(16) SD2017 NC 12(9) 图7. SD2017外部滤波器的连接 晶华微电子 版本 v0.1b http://www.SDICmicro.cn 2017/6 第 4 页 共 8 页 SD2017 R7 215K R6 422K C3 470pF HART 信号 R5 215K ORXAF 17(15) R1 499K C1 1nF C2 1nF R4 215K R3 787K C4 220pF IRXAC 18(16) IRXA 16(14) R2 3M SD2015 V+ R8 Z1 1.235V/2.5V IAREF 11(8) R9 14.7K/6.98K ICDREF 12(9) R10 215K 图8. SD2015外部滤波器的连接 时钟配置 SD2017 替代 SD2015 由 于 管 脚 的 兼 容 性 , SD2017 在 替 换 SD2015时,可以直接替换,只需简化外围电路 以及修改部分电阻电容参数,而无需改动PCB 板。下面以图8所示的SD2015外部滤波器连接 图为基础,描述SD2017替换SD2015时,PCB 板上的外围器件修改内容: 去掉 C4、R7、R6、R5、R8、Z1  将 R1、R10、C3 改成 0Ω 电阻  将 R2 和 R3 均改成 1.2MΩ 电阻  将 C2 改成 200kΩ 电阻  将 C1 改成 300pF 电容  将 R4 改成 180pF 电容  将 R9 改成 1μF 电容  另 外 , 460.8kHz 的 时 钟 源 需 替 换 成 3.6864MHz时钟源,具体见“时钟配置”段。 SD2017提供两种时钟配置选项:外部晶振 和CMOS时钟输入。 外部晶振的典型连接如图9所示,晶振采 用 3.6864MHz , 晶 振 和 电 容 应 尽 量 靠 近 SD2017。 C1 OXTL 8pF 3.6864 MHz SD2017 8pF IXTL C2 图9.晶振连接 CMOS时钟输入的典型连接如图10所示, 外部3.6864MHz时钟源需要连接到OXTL引脚, 而IXTL引脚接地。 偏置电阻 SD2017 需 要 一 个 偏 置 电 阻 RBIAS 连 接 在 OCBIAS 引 脚 和 VSSA 之 间 以 产 生 偏 置 电 流 IOCB (IOCB=VIAREF/RBIAS),用于设定内部模块的 工作点,该电流值约为4.5μA,VIAREF典型值为 1.5V,因此,RBIAS推荐值是330KΩ。 OXTL 3.6864MHz SD2017 IXTL 图10.外灌CMOS时钟连接 晶华微电子 版本 v0.1b http://www.SDICmicro.cn 2017/6 第 5 页 共 8 页 SD2017 使用SD2017 典型应用图 图11显示利用SD2017与SD2421(4-20mA 环路供电型DAC)实现的带HART协议的智能 变送器典型应用电路。电源通过并联的1μF电 容和0.1μF电容去耦至地,IAREF引脚接1μF电 容去耦至地。 器SD2017的IRXA引脚,SD2017将信号解调并 经ORXD引脚传输到微处理器。 要发送HART数据时,微处理器将逻辑信 号传至SD2017的ITXD引脚,SD2017进行调制 以及波形整形后,经OTXA引脚和CC 耦合至 SD2421的C3引脚上,再通过SD2421发送到电 流环路上。 HART信号从电流环LOOP+端进入智能变 送器,经过外围带通滤波到达HART调制解调 VDD 10k OCD INRESET 0.1µF VSS IAREF_ENb TEST5 TEST8 TEST9 SD2017 HART 调制解调器 OTXA OCBIAS ITXD INRTS VDD 1µF VSS IAREF IRXA VDDA VSSA IXTL OXTL 1.2M 1µF 200k 180pF 耗尽型 NFET LOOP+ 2.2µF 10nF VDD 4.7µF 100k VREF LV VCC COMP 10nF VREF2 16位 模数 转换器 SD2421 DRIVE 电流 数模转换器 VREF IN 4.7µF MCU LATCH CLOCK GND GND 4-20mA 电流环 电压源 BOOST VREF1 VDD 温度 传感器 300pF 1.2M VCC 物理量 测量 传感器 0.1µF VSSA 1µF 0.1µF 330k VCC 3.3V ORXD DATA C1 10nF 1k 1nF COM C2 C3 LOOPRTN LOOP- 0.47µF 0.15µF CC 6.8nF 图11. 带HART数字通信功能的典型4-20mA智能变送器 晶华微电子 版本 v0.1a http://www.SDICmicro.cn 2017/3 第 6 页 共 8 页 SD2017 电气特性 表 2. 极限参数 标识 参数 最小值 最大值 单位 TA 工作温度 -55 +125 ℃ TS 储存温度 -65 +150 ℃ VDDA,VDD 供电电压 -0.3 +7.0 V VIN,VOUT 输入输出端口偏压 -0.3 VDD+0.3 或+7(取较小者) V TL 回流焊温度曲线 参考 IPC/JEDECJ-STD-020C ℃ ESD 注意: 1. 2. 人体模型 4000 V 机械模型 400 V CMOS 器件易被高能静电损坏,芯片必须储存在导电泡沫,注意避免工作电压超出范围。 在插拔芯片前请关闭电源。 表 3. 电气参数(除非另有说明,VDDA=VDD=+2.7V~+5.5V;TA=-55℃~+125℃;VSSA=VSS=0V;外部晶振, IXTL/OXTL 分别对地接 8pF 电容;OXTA 带 4.7nF 负载。) 标识 VDDA VDD IDD 参数名称 最小值 典型值 最大值 单位 电源电压 2.7 3.3 5.5 V 97 135 μA 外部时钟、-55℃至+85℃ 140 μA 外部时钟、-55℃至+125℃ VDDA+VDD 功耗 解调模式 150 外部晶振、-55℃至+85℃ 220 外部晶振、-55℃至+125℃ 240 VDDA+VDD 功耗 调制模式 67 112 初始精度 VIAREF 1.48 1.5 85 μA 外部时钟、-55℃至+85℃ 90 μA 外部时钟、-55℃至+125℃ 175 外部晶振、-55℃至+85℃ 190 外部晶振、-55℃至+125℃ 1.52 V 负载调整率 1.5 ppm/μA 电压调整率 60 μV/V IOCB 偏置电流 4.5 μA OCD 位置 载波有效幅度 90 IRXA 输入范围 0 OTXA 输出幅度 500 mVp-p 逻辑“1”频率 1200 Hz 逻辑“0”频率 2200 Hz 105 相位连续性误差 外部时钟 115 mVp-p 1.5 V 0 最大阻性负载 频率精度 3.6496 VIH 逻辑高电平 0.7*VDD VIL 逻辑低电平 0.3*VDD V IIH 高电平电流 ±0.1 μA IIL 低电平电流 ±0.1 μA 3.7232 利用 500μA 负载测试 度 Ω 160 3.6864 条件/备注 负载如图 5 所示的 RLOAD MHz 数字输入参数 晶华微电子 版本 v0.1b http://www.SDICmicro.cn 2017/6 V 第 7 页 共 8 页 SD2017 封装规格 E E/2 E/2 E1 32 25 0.20 min D/2 24 + 1 0°min D D1 e 管脚1标识 D/2 0.08R min 17 8 9 L 0°-7° 放大图 A 16 b 顶视图 见放大图 A A c A2 0.08/0.20R 1.00 A1 侧视图 尺寸:毫米 标识 最小值 典型值 最大值 A — — 1.6 A1 0.05 0.10 0.15 A2 1.35 1.40 1.45 D — 9.00 — D/2 — 4.50 — D1 — 7.00 — E — 9.00 — E/2 — 4.50 — E1 — 7.00 — L 0.45 0.60 0.75 e — 0.80 — b 0.30 0.37 0.45 c 0.09 — 0.20 图 12. LQFP32 封装外形图 晶华微电子 版本 v0.1b http://www.SDICmicro.cn 2017/6 第 8 页 共 8 页
SD2017B 价格&库存

很抱歉,暂时无法提供与“SD2017B”相匹配的价格&库存,您可以联系我们找货

免费人工找货
SD2017B

    库存:0